AMD Spartan™ UltraScale+ ™ FPGA トランシーバー ウィザード

2025.2


AMD
together we advance_

目的

このモジュールを修了すると、次のことができるようになります。

目的 01


AMD Spartan™ UltraScale+ ™ FPGA 向けトランシーバー* ウィザードの機能と利点を説明する



このモジュールで説明する一部の機能は、将来のリリースでツールでサポートされる予定です

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

トランシーバー IP の生成



- 複数のトランシーバー プリミティブ: チャネルと共通
  - 何百ものポートと何百もの属性を設定可能
  - プロトコルごとに異なる設定
  - 現在利用可能なインスタンス化テンプレートはありません

トランシーバー IP を作成するためのより良いソリューションが必要

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

トランシーバー IP ウィザード

トランシーバー ウィザード ソリューション

トランシーバー ウィザード: シリアル トランシーバーを構成するためのシンプルで堅牢な方法を提供します。

- トランシーバー構成プリセットは、業界標準に合わせて利用可能
- シンプルで直感的な機能選択フロー
- トランシーバーパラメータの自動設定
- パフォーマンスを調整するための高度なオプション
- トランシーバー サイトとリファレンス クロック選択インターフェイス
- 一般的なトランシーバーまたは複雑なトランシーバーの使用を簡素化するための利用可能なヘルパー ブロック
- シミュレーションおよびハードウェアにおける機能を実証するための設定可能な PRBS ジェネレーターとチェッカーを使用した設計例

Spartan™ UltraScale+ ™ FPGA GT ウィザードの新機能

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

トランシーバー IP ウィザード

トランシーバー ウィザード ソリューション

Spartan™ UltraScale+ ™ FPGA GT ウィザードの新機能

Spartan UltraScale+ FPGA GT Wizard は、Vivado™ Design Suite のネイティブ IP です


- これですべてのポートを有効にできるようになりました
- 生成された IP とサンプル デザイン
- 構成に基づいてラッパーを編集する必要はありません

新しいリソース ブロック

- 構成で動作するヘルパーブロック
- 次の目的でサンプル デザインに移動できます。
  - 別の GT インスタンスとリソースを共有する
  - IP のリンクを解除せずにリソースを編集
  - GT COMMONをシェアする

タイミング制約の簡素化

- UltraScale™ GT では、リファレンス クロックのみを制約する必要があります



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

コアを使ったデザイン

一般的なガイドライン

- ウィザードの結果は、アプリケーションの特定のニーズに対応するコア インスタンスです
- ウィザード IP コア インスタンスの手動変更を回避
  - タイミングや機能を保証することはできず、生成されたコア出力項目の変更もサポートしていません
- Helper ブロックにより、トランシーバーの使用の複雑さを簡素化

コア内のヘルパー ブロック

メリット
- よりシンプルで抽象化されたインターフェイス
- コアが更新されると、ヘルパーブロックも更新されます

短所
- ヘルパーブロックには手動で変更できません

サンプル デザイン内のヘルパー ブロック

メリット
- ヘルパーブロックは、特定のニーズに合わせて変更できます


短所
- サンプル デザインを再生成し、コアのアップデートまたはアップグレードのために編集を再実行

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

デザイン フロー

プロジェクト

トランシーバー ウィザードを実行してトランシーバー コアを追加する



設計例

- 個別プロジェクト
- トランシーバー IP とテストベンチ
  - シミュレーションまたはハードウェアで簡単なデモを提供
  - カスタマイズしたコアをシステムに統合するための出発点となります。

結果

デザイン チェックポイント (dcp)

行動シミュレーション モデル (.v/vhdl)

変更ログ (.txt)

© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_


プロトコル サポート

Market	Protocol	7 Series GTX	7 Series GTH	Spartan™ UltraScale+™ GTH
General	PCI Express	Gen1, 2, 3	Gen1, 2, 3	Gen1, 2, 3, 4*
Wired	Ethernet	1GE, 2.5GE, 10GE(R, XAUI, RXAUI,DXAUI), 40GE (XLAUI,), 100GE (CAUI 10x10G)	1GE, 2.5GE, 10GE(R, KR, XAUI, RXAUI,DXAUI), 40GE (XLAUI, 40G-KR4), 100GE (CAUI 10x10G)	1GE, 2.5GE, 10GE(R, KR, XAUI, RXAUI,DXAUI), 40GE (XLAUI, 40G-KR4), 100GE (CAUI 10x10G)
	SONET/OTU	OC-3/12/48/192, OTU1/2/3/4	OC-3/12/48/192, OTU1/2/3/4	OC-3/12/48/192, OTU1/2/3/4
	Interlaken	6.375G, 10.3125G 12.5G	6.375G, 10.3125G 12.5G	6.375G, 10.3125G, 12.5G
	Custom Backplane	Up to 12.5G	Up to 13.1G	Up to 16.3G
	PON	BPON, GPON, GEPON, 10GEPON, 10GGPON (up to 2.5G BCDR)	BPON, GPON, GEPON, 10GEPON, 10GGPON (up to 2.5G BCDR)	BPON, GPON, GEPON, 10GEPON, 10GGPON
Wireless	CPRI/OBSAI	0.614, 1.2, 2.4, 3.0, 4.9, 6.14, 9.8	0.614, 1.2, 2.4, 3.0, 4.9, 6.14, 9.8	0.614, 1.2, 2.4, 3.0, 4.9, 6.14, 9.8, 10.1376, 16.2
	Serial Rapid IO	1.25, 2.5, 3.125, 6.25	1.25, 2.5, 3.125, 6.25	1.25, 2.5, 3.125, 6.25, 10.3125
Audio Video	SDI	SD/HD/3G-SDI/10G-SDI	SD/HD/3G-SDI/10G-SDI	SD/HD/3G/10G+ SDI
	DisplayPort (TX only)	1.6, 2.7, 5.4	1.6, 2.7, 5.4	1.6, 2.7, 5.4
Other	QPI	4.8, 6.4	4.8, 6.4	4.8, 6.4
	Fiber Channel	FC1, FC2, FC4, FC10	FC1, FC2, FC4, FC8, FC10	FC1, FC2, FC4, FC10, FC16
	SATA/SAS	1.5G, 3G, 6G	1.5G, 3G, 6G	1.5G, 3G, 6G, 12G
	Aurora	Up to 12.5G	Up to 12.5G/13.1G	Up to 16.3G

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


柔軟なヘルパー ブロックとポートの有効化

- 含まれる場合: よりシンプルなユーザー インターフェイス
- 除外する場合: フル インターフェイス アクセス
  - サンプル デザインで提供された除外ブロック
- GTプリミティブ信号はオプションで公開して使用することができます
- Core v1.2 のヘルパー ブロック:
  - リセットコントローラー
  - TX ユーザー クロッキング ネットワーク
  - RX ユーザー クロック ネットワーク
  - TXバッファバイパスコントローラ
  - RX バッファーバイパスコントローラー
- ユーザー データ幅のサイジング



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

新しいデータ主導のフロー



- チームが作成したルールを使用した TCL ベースの検証によって設定された GT 属性
- デバイスの選択により、法的コア構成が適用されます
  - 速度、物理的な位置、シリコンのリビジョン データに新しい Vivado™ Design Suite サービスを使用
- 検証チームはウィザードを使用して設計
  - *ループ内の*ウィザード ルール データ、特性設定のキャプチャ ルール

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


動的コア生成のための階層型 IP

- 親 IP はコアを動的に生成し、ウィザードを含めます
  - 親 IP 出力製品には、子 IP 出力製品が含まれます
- GT プリミティブ属性を常に最新の状態に保つのに役立ちます
- Vivado™ Design Suite の階層型 IP テクノロジを使用

ダイナミック コア生成

10GBASE-R/KR core
…*dynamically* includes…

Transceivers Wizard core



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ソフト IP トランシーバーの色

Spartan™ UltraScale+ ™ FPGA は、
高速シリアル通信プロトコルに対応する幅広いソフト IP コアをサポートしています

01 TEMAC

02 10G/25G イーサネット サブシステム

03 オーロラ 64B/66B

04 JESD204

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

IBERT

IBERTとは何ですか?

- **ユーザー仕様に基づいて生成されたスタンドアロン ビット ファイル**
  - トランシーバー数、ライン レート、リファレンス クロック
- **トランシーバー、クロッキング、ファブリックベースのパターン ジェネレーター、チェッカー、マージン解析ツールをインスタンス化**
- **トランシーバーのすべてのパラメーターへのユーザー アクセスを可能にし、あらゆるシステムで最適なパフォーマンスを発揮するように調整**
- **リンク解析を実行**
- **セットアップとチューニングが簡単**
  - 自動または手動のリンク検出
    - TX から RX への接続に基づいてグループ化されたリンク
    - トランシーバーではなくリンクをチューニング
  - パラメーター スイープでチューニングを自動化し、アイ スキャンで結果とマージンを視覚化

システム内 IBERT


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

IBERT

IBERTとは何ですか?

システム内 IBERT

- **実際の設計におけるIBERTの機能**
  - DRP を介したインターフェイス
  - カスタム
- **機能**
  - ライブ ペイロード データのアイ スキャン
  - シンプルな実装、ドロップイン設計
  - 可視性:
    - ライブ システム マージン
    - 属性設定
    - ハードウェアPRBSジェネレータおよびチェッカー
  - 標準のIBERTと同様のインターフェイス



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

7 シリーズ FPGA と Spartan UltraScale+ FPGA トランシーバー ウィザードの違い

	7 Series FPGAs Transceivers Wizard	Spartan™ UltraScale+ ™ FPGA トランシーバー ウィザード
Core Type	Static HDL wrappers	Vivado Design Suite-centric IP core
GT Attributes	Set by core; not data driven	Set by data-driven rules
Transceiver Usage	Mostly manual; some provided logic	Aided by helper blocks with flexible *in/out* locations each
Port Exposure	Subset of ports can be exposed	Any port can be optionally exposed
Patch Process	Parameter tweaks described in Answer Records	Versioned use of local repository
Protocol Support	List of protocol templates	Presets with managed levels
Constraint Portability	Example design constraints provided	Core XDC with location and clock constraints

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q Spartan™ UltraScale+ ™ アーキテクチャのトランシーバー ウィザードは、_____を提供します。(当てはまるものをすべて選択してください)

- ☐ データを生成またはチェックするための特定のプロトコル
- ☐ トランシーバー構成プリセット
- ☐ シンプルで直感的な機能選択フロー
- ☐ トランシーバーパラメータの自動設定

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q IBERTは何の略で、その目的は何ですか?

- 統合ブロック エラー回復ツール:パワー マネージメントに使用
- 内蔵ビット エラー率テスター: トランシーバーのテストとリンク解析に使用
- 入力ベースのエラー レートしきい値:クロック生成に使用
- 統合ビット エラー レポート テクノロジ:暗号化に使用

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ FPGA トランシーバー ウィザードは、デザイン内の GTH のカスタマイズに役立ちます

02 トランシーバー ウィザードに付属のヘルパー ブロック モジュールにより、一般的なトランシーバーの使用や複雑なトランシーバーの使用が簡素化されます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Spartan、UltraScale、UltraScale+、Vivado、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.


AMD